Skip to main content Skip to page footer
Corsi complementari

FPGA101: FROM RECONFIGURABLE TO DOMAIN-SPECIFIC SYSTEMS

Iscrizioni: dal 05-03-2026 alle ore 12:00 del 16-03-2026
Iscrizioni aperte
Invia candidatura
Lingua: INGLESE, ITALIANO
Sede: MILANO CITTÀ STUDI
Area tematica: Soft skills, sviluppo personale e di carriera|Tecnologia e società
Laboratorio informatico Didattica frontale
Docente responsabile
DAVIDE CONFICCONI
CCS proponenti
Ingegneria Informatica
CFU
2
Ore in presenza
20
N° max studenti
50
Parole chiave:
Accelerator Cards, Domain Specific Systems, Embedded SoCs, FPGAs
Tag
Aerospazio, Informatica, Ingegneria, Software

Descrizione dell'iniziativa

Overview
Il corso mira a introdurre gli studenti al campo dei sistemi adattabili, riconfigurabili e a dominio specifico basati principalmente su FPGA, discutendo le architetture di sistema, i diversi flussi di progettazione e come interagire con essi. Per far fronte al ritmo di innovazione e alla domanda di prestazioni in continua crescita, i nuovi sistemi devono adattarsi e specializzarsi in una particolare classe di calcoli in modo flessibile e adattabile, anche a livello hardware dopo la produzione. Pertanto, i sistemi di elaborazione adattivi specifici del dominio sono una opportunità unica per fornire calcoli efficienti dal punto di vista energetico che garantiscano flessibilità e prestazioni, vista anche la loro crescente presenza in molti campi.
Il corso comprende un approccio metodologico ai tre argomenti più importanti a livello di sistema: comprendere la progettazione del sistema, il flusso di progettazione congiunta hardware/software e l'interazione hardware/software. Sulla base di ciò, il corso mira a far capire agli studenti come risolvere diversi trade-offs di co-progettazione HW/SW a diversi livelli: EDA di basso livello con Vivado e RTL, progettazione IP/componenti con Vitis HLS, interazione basata su System on Chip (SoC) e PYNQ, schede di accelerazione per data center e la nuova tecnologia AI Engine nel contesto dei sistemi eterogenei Versal e Ryzen AI con Riallto.

Periodo di svolgimento

dal Marzo 2026 a Maggio 2026

Calendario

The activities are alle 18-20. 

Intro, FPGA tech, design flows, 17 March, PT2, Ed. 20, ground floorVivado and the Led Example, 18 March, PT2, Ed. 20, ground floorHLS: Datapath and control, 19 March, PT2, Ed. 20, ground floorHLS: hands on class, 23 March, PT2, Ed. 20, ground floorPYNQ and interfaces 25 March, PT2, Ed. 20, ground floorFull system example on SoCs, 27 March, PT2, Ed. 20, ground floorDatacenter cards and Vitis 31 March, PT2, Ed. 20, ground floorVersal Systems theory and practice 9 April, PT2, Ed. 20, ground floorRyzen AI and specialized NPUs 14 April, PT2, Ed. 20, ground floorOpen Discussion 16 April, PT2, Ed. 20, ground floorQ&A [ON DEMAND]